MOS管主副電源自動切換，能0壓降實現？

之前VBsemi小編發過一期視頻，講的是實現雙電源自動切換電路，其中利用了三個MOS管進行的電路設計。

然而，最近小編看到了另外兩種主副電源自動切換的電路設計，覺得很有實用價值，分享給大家。

一、

我們主要圍繞下麵這個電路圖展開：

VUSB：為外部USB供電

VBAT：為鋰電池供電

Q1：PMOS

D1：二極體

電路工作設計：

1、外部電源供電時，鋰電池的供電關斷

2、外部供電斷開時，由鋰電池供電

當VUSB進行供電時（5V），PMOS的G端：為5V，此時PMOS不導通，電壓經過二極體D1直接到達VCC。如下圖：

當VUSB斷開後，PMOS的G端的電壓（5V）由電阻R1下拉到GND，此時PMOS導通，VCC由VBAT（為鋰電池）供電。如下圖：

在這裏加以說明：在MOS管還未導通之前，S端的電壓比G端的要高，因此MOS管會導通，導通以後MOS管的寄生二極體會短路，並不再起作用。

二、0壓降實現主副電源自動切換

前面的電路加了D1二極體，是很難實現0壓降，因為D1的壓降最小也需要0.3V。

我們來看下麵這個電路，相較於前面的電路，它利用了MOS管的低導通RDS（on）特性，提高了電路的效率。

這裏利用了3個MOS管作為電路設計：

1.

當VIN1（主電源）為3.3V時，Q1的NMOS導通，接著拉低了Q3 PMOS的柵極， Q3 開始導通。

此時Q2 MOS的G-S之間的電壓等於Q3 PMOS的導通壓降，大概為幾十mV。因此Q2 MOS管關閉，VIN2（外部電源）斷開，VOUT由VIN1進行供電，此時VOUT=3.3V。

此時電路的靜態功耗I1+I2 = 20uA

2.

當VIN1（主電源）斷開，Q1 NMOS截止，Q2 PMOS的柵極通過R1下拉，Q2導通；Q3 PMOS的柵極通過R2上拉，Q3截止。

此時Q1和Q3截止，VOUT由VIN2供電，為3.3V，“電路的靜態功耗I1+I2 = 20uA

”不存在了。

講到這裏我們可以看到，當電路由VIN2（外部電源）供電時，靜態功耗“消失了”直接為0。整個電路幾乎不存在壓降，除非電流很大。

可以得出在這個電路中，外部電源供電是更好的選擇。

有個條件：電路中的三個MOS管都應該具備低導通電阻與低壓的特性。

不過，也有網友反應，這個電路在主電源下降過程中，可能會存在一些問題：Q3未完全關斷而Q2就開始導通，外電源通過Q2、Q3形成通路，阻止了主電源的降低。

具體情況還需要在實際應用中得以反應。如果您有更好的意見與疑問，歡迎評論區留言！

以上是本期的全部內容，創作不易，您的關注會是我持續創作的動力！感謝支持！