如何使用MOS管來實現分立式邏輯門？

早期時候的工藝僅僅支持NMOS來實現邏輯功能。如今採用NMOS+PMOS，是因為MOS管的佔據面積遠遠小於電阻的面積，並且具有更高的放大倍數。

1.

例如下麵這個比較典型的非門電路：

當輸入高電平時，流過導通NMOS管的電流會很大，這時就需要串入電阻，即Rd進行限流，不過此時消耗的功率已經很大了。

對於那些需要絕對低的漏電流以及一些低功耗電源的應用場景，實際是使用MOSFET來實現基本邏輯門會更好。

因此上述電路，我們選擇用一個PMOS管來替代電阻，就構成了一個互補MOS非門，即CMOS反相器。

當輸入高電平時，下管的NMOS導通，導通電阻為mΩ級別，上管PMOS截止，等效mΩ級別，非門輸出為低電平，輸出電壓Vout≈0，而通過兩端的電流接近於0，電路的功耗大大降低。

當輸入低電平時，下管NMOS截止，上管PMOS導通，非門輸出為高電平，輸出電壓Vout≈VDD，消耗電流取決於out的接收端。CMOS反向器接近於一個理想的邏輯單元，其輸出電壓接近0或者VDD。

2.

反相器在處理高頻信號時一般有幾個重要的指標，如果反相器在實現過渡時不夠迅速，那麼就會導致在處理高頻信號時出現失真。

靜態電流;電流會直接決定功耗，在單用NMOS/PMOS時，其中一個邏輯態電流一直是通的，而CMOS只有在過渡時會有短暫的大電流，在穩態時沒有 顯著電流；

VTC性能：即放大倍速、閾值電壓，抗噪音能力、過渡區域坡度等等；

元件大小：在積體電路中，電阻相比之下會更佔據空間，因此在考慮各方面性能時，CMOS反相器會是不二之選。

總的來說，當只用一個MOS管時，就需要上拉電阻，但這樣會導致結構較大，靜態功耗也大。而當把NMOS和PMOS放在一個基板成對，用CMOS規定PMOS上拉，NMOS下拉，反相器靜態工作時總能輸出高質量的高低電平，且不依賴於上拉/下拉電阻，並且獲得了很低的靜態功耗。