在PMOS斷開的時候，輸出電壓Vout出現回溝現象

在PMOS斷開的時候，輸出電壓Vout出現回溝現象

電路現象：PMOS斷開後，輸出端Vout電壓先降低，後上升，再下降，隨即下電波形出現回溝。（由以下電路展開）

以上為PMOS開關仿真電路，其將負載換成了一個開關電路，在改變負載以後，Vout的下電波形就不正常了，這是為什麼呢？

PMOS從導通到關斷時，PMOS的阻抗會從接近0（導通），再到電阻無窮大（斷開），這裏會有一段過程，而PMOS會存在一定的阻值，負載也非恒定電阻。

在Vout下電過程中，負載獲得的電壓會下降到一定程度，隨後可能會因為欠壓突然停止工作，所需要的電流會急劇減小。

即其等效電阻突然變大，導致它獲得的分壓變大，這時就會出現以上的情況，Vout電壓就漲上去了。也就是說，Vout的電壓等於Vin在PMOS和負載上面的分壓，如果負載RL突然變大，那麼就有可能出現Vout突然上漲的情況。

因此，當PMOS從導通到關斷切換期間，PMOS的Vgs電壓等於其Vgsth，就出現了回溝。

那要如何解決這個問題呢？有兩個選擇。

1、可以讓PMOS更快的關閉，例如將PMOS的g和s跨接的電容從100nF調整到10nF，回溝就基本沒有了。

2.在輸出端加一個濾波電容，避免負載等效RL突然變大。

這是因為增加一個濾波電容以後，等效負載會變成原本的RL和新增加電容阻抗的並聯。儘管原本的RL突然變大，由於有電容阻抗的存在，負載阻抗就不會超過電容的阻抗。

PMOS關斷的瞬間，過程是比較短暫的，信號可以當作交流，因此電容在這不可以看成是 開路，而是構成總的阻抗的一部分。

只要電容值合理，基本是可以解決電容回溝問題的。（如下圖）